積體電路晶片設計
專注於高效能數位電路設計與改善硬體架構，具備先進製程開發環境，應用於運算晶片之研發。
先進製程與頂尖發表
TSMC 16nm FinFET 授權與研發能量
本團隊為雲科大與 TSMC、TSRI (台灣半導體研究中心) 三方合約之申請實驗室，具備先進製程的研發環境，目前已取得 TN16FFC-P (TSMC 16 nm CMOS LOGIC FinFET Compact LL ELK Cu 1P13M 0.8/1.8V) 製程授權。
2025 VLSI/CAD 發表會議論文：
"Precision 4-2 Compressor Design for High Performance Using 16nm FinFET Technology"
聚焦於突破乘法器架構中對效能影響最顯著的部分積壓縮樹 (PPRT) 階段。
歷年晶片設計成果
T18-114C-E0101
精確壓縮器實現8x8乘法器
透過數位電路設計優化，提升乘法器硬體架構之運算效能並降低延遲。
T18-114C-E0102
降壓型DC-DC轉換器晶片設計
設計高效能電源管理晶片，提供穩定的降壓轉換以應用於低功耗系統。
T18-114C-E0111
8位元布氏乘法器
採用布氏 (Booth) 演算法實現之乘法器架構，有效減少部分積產生數量以提升速度。
T18-114D-E0043
4-2精確壓縮器與高效8位元乘法器
針對部分積壓縮樹 (PPRT) 階段導入 4-2 精確壓縮器，大幅優化整體乘法器的硬體效能。
T18-114D-E0044
Radix-4 8位元布斯乘法器
應用 Radix-4 架構進一步改良乘法運算過程，在面積與功耗之間取得極佳平衡。